SMYLEvideo GEN.2--そのアーキテクチャ

SMYLEvideo(Scalable ManYcore for Low Energy computing, video) GEN.2プロセッサの中身はどうなっているのでしょうか。実はSMYLEvideo GEN.2プロセッサは４種類の異なる性格のコアプロセッサを複数個組み合わせて作ることができるのです（デモ機では４種類の中では一番馬力のあるＱＶＰコアを８個ならべてあります）。とはいえ４種類はバラバラなものではなく、兄弟コアとして共通する部分、それぞれに異なる特徴の部分があります。これを示す以下の図をまずご覧ください。

皆に共通するのはＢ－ＩＳＡと呼ばれる基本命令群と紫色の３２ビットのレジスタ群です。この部分を使って４種類のプロセッサはまったく同じ３２ビットのＲＩＳＣ命令を実行することができるのです。制御用にはここの部分で足りることが多いです。これに特化したのがＭＣと名付けられたタイプのコアです。それに対してより重いデータ処理に対応し、それぞれ６４ビット幅、１２８ビット幅、２５６ビット幅のタイプに適応した３種のコアがあります。順にＳＶＰ、ＤＶＰ、ＱＶＰと呼ばれています。これら３種類のプロセッサはＶ－ＩＳＡと呼ばれるＳＩＭＤ命令セットを備えており、最大でそれぞれ８要素、１６要素、３２要素についての同じ種類の演算を一度に処理することが可能になっているのです。また、内蔵するデータレジスタの本数もゴージャズ。それぞれ１２８本という数のレジスタを搭載している（これはインテル社やＡＲＭ社のプロセッサの持つレジスタ本数の数倍から１０倍に匹敵します）ので、一度メモリから持ってきた内容を使いきるまで内部において置くことが可能となっています。それでは実際にデモ機の構成のSMYLEvideoではどのようにコアとメモリが組み合わされているのか見てみましょう

８個のＱＶＰコアが並んでいます。それぞれのコアは独立した命令メモリ（ＩＭ）を持っており、コアとＩＭの間は専用の通路で結合されています。データについては１個の大きなメモリ（ＤＭ）を共用しており、それへの通路（バス）は共用です。画面等への入出力の経路はまた別で、専用のバスを持っています。ここまでは通常のプロセッサでもありえるパターンですが、以下の２つはSMYLEvideoに特徴的なものです。隣り合うコア間を巡るリングのようなＲバスと、コア間の都合（同期）をつけるためのeバスです。このハードウエアのアシストのおかげで面倒で時間のかかるソフトウエアの助けなしに８個のコアは協調して動作することが可能となるのです。SMYLEvideoの上で実際のアプリケーション・ソフトウエアがどう実行されているかはこちらをご覧ください。