TOPSTREAM™ Bus

マルチコア・プロセッサ用のスケーラブルなオンチップ・バス
TOPSTREAM™ Busプロトコルは、マルチマスター・マルチスレーブ対応のスケーラブルなオンチップ・バス仕様であり、マルチコア型のシステムオンチップ（SoC）を構成する機能ブロックの相互接続と管理に関する仕様を規定しています。

TOPSTREAM™ Bus の特長

• 最大8マルチマスター・最大8マルチスレーブの通信に対応
• 分散アービトレーションによる高いスケーラビリティ
• 3ステージ・パイプライン・アクセスにより１サイクルのスループット
• スプリット・トランザクションをサポート
• バースト転送モードをサポート
• 排他制御（ロック・アクセス）をサポート

このプロトコルを実装したTOPSTREAM™ BusハードウェアIP(RTL)の採用により、複数のプロセッサ・コア、および複数のメモリを含む組み込みマルチコア・プロセッサを信号接続のみで最初から間違いなく開発できます。TOPSTREAMプロトコルは、マルチコアを構成するモジュール用の共通バックボーンを定義することにより、再利用可能なマルチコア設計を支援しています。

もともと2000年に開発されたTOPSTREAM™ Bus仕様は、改良を重ねるとともに、マルチコア設計に必要な機能を提供するようプロトコル仕様を追加し、現在の仕様に至っています。

プロセッサ・コアIPやメモリIPの再利用は、マルチコア・プロセッサの開発コスト削減とスケジュール短縮に不可欠です。TOPSTREAM™ BusハードウェアIPは、以下の必須条件を満たし、IP再利用を可能にするインタフェース規格です。

スケーラビリティ
プロセッサ・コアIPやメモリIPの再利用には、接続するプロセッサ・コアの種類や数やメモリIPの種類や数、消費電力、性能、実装面積の条件の異なる多様なマルチコア・プロセッサに対応する共通規格が必要です。

互換性
TOPSTREAM™ Busインタフェースは、オンチップ・ペリフェラル接続用のAMBA APBバス・ブリッジ備え、様々な条件にも対応できるスケーラビリティを備えています。

イベント通信
TOPSTREAM™ Busインタフェースは、オンチップ・ペリフェラル接続用のBバス・ブリッジ内にプロセッサ間通信レジスタ備え、様々なプロセッサ間イベント・ネットワークに対応できるイベント間通信管理機構を備えています。（オプション）